前面介绍数字电路设计工程师的必备技能的文章中有提到过，数字电路设计时常用的硬件描述语言就是verilog，那么对于一个初学者来说如何学习verilog比较好？下面给大家提几点建议:

弄懂概念

首先verilog是一种硬件描述语言，而不是软件程序。所以要一个概念就是我们写的代码是如何在硬件上实现的，而不是像软件一样想着编译器如何去解释一个module。在verilog中，没有编译的概念，只有综合！

熟悉语法

verilog语法和c语言十分相似，但它也有自己独特的地方。比如说verilog中有阻塞赋值和非阻塞赋值的说法，而c语言中没有。verilog的多调代码指令可以并行执行，而c语言程序中只能顺序执行。还有其它各种系统函数、变量定义、循环语句等语法上的区别，需要通过看书掌握。

养成良好的代码风格

良好的代码风格不仅仅是学习verilog的要求，应该是所有编程工作的要求，或者说是一个程序员的自我修养。好的代码风格不仅执行效率高，思路清晰，别人也容易看得明白，方便团队之间的相互配合。

实践出真知

学习一门编程语言不能单单看语法介绍，也不能只看别人的程序例子，要自己动手写代码。按照自己的思路设计自己的电路，并且仿真验证，检查设计是否跟预期一样。

最后给大家分享一套verilog语言学习的的教学视频，这套视频涵盖了从语法学习到编程实例再到实战设计的讲解，想学习的可以私信我免费获取！

verilog教学视频，总共37集。