芯东西（公众号：aichip001）

作者 | ZeR0

编辑 | 漠影

芯东西11月24日报道，今日，EDA创企芯华章推出4款拥有自主知识产权的数字验证EDA产品，以及统一底层框架的智V验证平台。

被誉为芯片业“工业母机”的EDA，是数字化产业的底层关键技术，连接并贯穿了芯片与科技应用的发展，对于降低芯片设计门槛、帮助芯片设计企业降本增效至为关键。

芯华章成立于2020年3月，是国产EDA生力军之一，其全球近300名员工仅用不到两年，便从零起步研发出今日发布的这些新品。这些新品将在实现多工具协同、降低EDA使用门槛的同时，提高芯片整体验证效率。

“我相信今天，2021年11月24日，不但对于芯华章，甚至对于整个EDA行业，对于集成电路设计产业，都将是一个有着重大影响、有着深远意义的一天。”芯华章科技董事长兼CEO王礼宾说。

当前芯华章已汇集一批国际威望很高的EDA科学家、资深专家、优秀工程师及经验丰富的管理运营团队，在全球分布9个研发中心。

同时，芯华章致力于面向未来的EDA 2.0软件和智能化电子设计平台的研发，以技术革新加速芯片创新效率，让芯片设计更简单、更普惠。

一、数字验证环境存在三大痛点

芯华章科技首席科学家林财钦首先回顾了EDA与芯片设计的历史。

上世纪七八十年代，电路设计基本靠手工操作，效率非常低；到90年代，芯片设计开始可以用软件来编译，能很快从high level到底层来完成设计，这催化了90年代芯片设计效率爆发式增长。进入21世纪，大家发现芯片的很多模块能重复使用，如果用SoC IP设计概念，效率可以进一步提升。

根据DARPA报告，今天的芯片设计规模与成本快速上升，上世纪80年代到2000年，工具还可以支持设计的需求，所以成本和设计时间还算合理；但到2000年之后，尤其到现在，设计的成本急速升高，这背后的原因，就是在2000年后，缺少新的高效工具来支持芯片设计的复杂度。

IBS报告显示了芯片设计成本主要花在什么地方，可以看到有两大块，一是功能验证，二是软件开发。其中，验证贯穿了整个集成电路设计流程，可以通过早期的软件开发、早期Post-Si验证等来缩短设计周期。

尽管EDA工具已经进步很多，当前EDA领域仍面临5大挑战：1）系统需求与硬件芯片设计之间的差距；2）成本、复杂性和风险不断增加；3）40%-50%的设计周期和成本花在验证工作上；4）高度依赖于工程师的经验；5）从需求到应用的长周期。

据芯华章科技董事长兼CEO王礼宾分享，数字验证环境有三大普遍痛点：

（2）数据碎片化：这降低了验证重用的可能性，让结果的调试分析和验证收敛变得更加困难。比如芯片长达1-2年验证过程中，往往使用不止一种工具，每种工具都能产生验证覆盖率，但融合共享覆盖率却迟迟难以实现。对碎片化问题的影响下，业内普遍共识是数字验证中的激励移植、重复编译、碎片化调试所浪费的时间占到了总体验证时间的30%以上。

（3）工具缺乏创新：现有主流工具历经过去一二十年的发展，积累了陈旧的技术包袱，这些技术包括使得工具很难和AI云原生这些先进技术进行融合。更重要的是，这些工具组合形成的平台，没有从架构之初就进行全盘考虑，因此也难以融合，并且提供相互兼容的解决方案。

综上，EDA技术必须全面进阶，在底层框架上进行创新，支持多种处理器架构，支持云、AI等技术，并从方法学上有所创新。

二、智V验证平台：包含三大基座、五大产品系列

王礼宾说，芯华章以当前行业需求为出发点，以人工智能、云计算为基础，以融合化的验证系统为总体框架，对经典EDA软硬件架构以及算法做创新融合重构，以形成更全面、更高效、更易用的新一代验证系统。

他宣布推出智V验证平台，平台由智能编译、智能调试以及智能验证座舱等三大基座，以及逻辑仿真、形式验证、智能验证、FPGA原型验证系统、硬件仿真系统等五大产品系列构成。

智V验证平台（FusionVerify Platform) 具备统一的调试系统、编译系统、智能分割技术、丰富的场景激励源、统一的云原生软件架构。

该平台能融合不同的工具技术，对各类设计与不同的场景需求，提供定制化的全面验证解决方案，解决当前产业面临的点工具各自为政的兼容性挑战，以及数据碎片化导致的验证效率挑战，能有效提高验证效率与方案的易用性，并带来点工具无法提供的验证效益。

三、4款验证EDA工具：大幅提升芯片验证效率

芯华章从0到1打造了4款自主知识产权验证EDA工具。王礼宾说：“这组王炸是一个开始，希望可以让我们的芯片产业实现王炸在手，验证自由。”

1、桦捷：高性能FPGA原型验证系统

桦捷（HuaPro P1）基于FPGA硬件和拥有自主知识产权的全流程软件，可帮助SoC/ASIC芯片客户实现设计原型的自动综合、分割、优化、布线和调试。

该系统具有一键式原型实现、高性能接口、多种深度调试能力、丰富开放的生态等特点，支持多种波形数据标准，方便与第三方工具集成。

它能够自动化实现智能设计流程，有效减少用户人工投入、缩短芯片验证周期，为系统验证和软件开发提供大容量、高性能、自动实现、可调试、高可用的新一代智能硅前验证系统。

2、穹鼎：国内率先提出多构架支持的数字仿真器

穹鼎（GalaxSim-1.0）是服务于芯华章验证生态系统的重要技术，使用新的软件构架提供多平台支持，支持不同的处理器计算平台，如X86、Arm等，并已在多个基于Arm平台的国产构架上测试通过，方便将产品部署在不同CPU构架的服务器上。

它支持IEEE1800 SystemVerilog语法、IEEE1364 Verilog语法，以及IEEE1800.2 UVM方法学，在语义解析、仿真行为、时序模型上，已达到主流商业仿真器水平。

“利用芯华章仿真工具GalaxSim，我们在两周内就将设计调通。”中科院半导体所副研究员陈刚说，“和其他商用仿真器对比结果显示，芯华章GalaxSim对RTL行为仿真行为正确，在性能上很多场景和其他商用工具已经基本一致。”

3、穹景：新一代智能验证系统

穹景（GalaxPSS）基于Accellera PSS标准和高级验证方法学的融合，针对目前和将来复杂验证场景，自动生成场景，降低对工程师手工编写场景的经验依赖，为芯片产生更多高效的测试场景和测试激励，提高验证的场景覆盖率和完备性。

PSS生成的代码具备可移植性，可以确保适用在软件仿真、硬件仿真、FPGA原型验证，甚至系统验证上，提供从单一平台验证到多平台交互验证。

“芯华章PSS工具能够快速地构建复杂场景，满足SoC高覆盖率的需求。”芯来CEO彭剑英评价道，“特别是在我们的CPU验证，Cache一致性的高复杂场景下。”

4、穹瀚：国内EDA领域率先基于字级建模的可扩展形式化验证工具

穹瀚（GalaxFV）采用高性能字级建模（Word-Level Modeling）方法构建，具备高性能表现、高度可扩展性、友好的拓展接口，在模型上已达到国际先进水平。

形式化验证存在性能瓶颈和易用性问题。对此，穹瀚搭载了高并发高性能求解器、智能调度算法引擎以及专用断言库，可在充分利用算力，提高并行效率的同时，有效提高易用性和使用效率，为形式化验证应用于产业降低了门槛。

天数智芯形式验证专家周孝斌认为，芯华章穹瀚GalaxFV采用数学方法来求解验证难题，是对仿真技术的有力补充，先进的建模方法与调度算法。“在我们的rtllib模块性能实测中，性能表现优秀，对工程应用有很高的价值。”

据芯华章专家介绍，在国内某公司GPGPU设计的实测中，完全同等条件下，相比某国际主流形式化验证工具，穹瀚GalaxFV证明时间缩短超30%。

结语：国产EDA行业正迎来发展机遇

2021年3月公布的《中华人民共和国国民经济和社会发展第十四个五年规划和2035年远景目标纲要》中，集成电路设计工具被列入科技前沿领域攻关专栏。

工业软件对于推动制造业转型升级有重要的战略意义，作为典型的研发设计类工业软件以及芯片半导体产业链上游的重要支柱，EDA的发展已是国内芯片产业的关键任务，国产EDA行业正迎来发展机遇。

今日芯华章推出的一系列验证EDA工具，为国产芯片设计研发工作提供了更多选择。我们也期待看到更多本土EDA企业打造出解决芯片设计痛点的先进软件工具，进一步降低芯片设计门槛，推动芯片研发更加普惠。

芯华章推出的一系列验证EDA工具，为国产芯片设计研发工作提供了更多选择。我们也期待看到更多本土EDA企业打造出解决芯片设计痛点的先进软件工具，进一步降低芯片设计门槛，推动芯片研发更加普惠。

更多选择。我们也期待看到更多本土EDA企业打造出解决芯片设计痛点的先进软件工具，进一步降低芯片设计门槛，推动芯片研发更加普惠。