什么是电子微组装

电子微组装是为了适应电子产品微型化、便携式、高可靠性需求，实现电子产品功能元器件的高密度集成，采用微互连、微组装设计发展起来的新型电子组装和封装技术，也是电子组装技术向微米和微纳米尺度方向的延伸，它包含了微电子封装、混合集成电路和多芯片组件、微波组件、微机电系统等相关产品的微组装技术。

本文所讨论的电子微组装包括：

● 内引线键合和芯片倒装焊的芯片级互连（称芯片级互连，或0级封装）；

● 单芯片/多芯片组装及多层布线基板互连的器件级封装（称1级封装）；

● 表面贴装元件（SMC）和表面贴装器件（SMD）在PCB或陶瓷基板上贴装的板级封装（称2级封装）；

● 元器件集成在单一标准封装体内并具有系统功能的系统级封装（SiP）。

电子封装分类层级定义如图1所示，其中，国际上传统的电子封装层级（1990年）定义为：芯片级互连、1级封装、2级封装和3级封装，与日本Jisso Roadmap专委会（JRC）提出的Jisso电子互连层级（2005）：1级互连、2级互连、3级互连和4级互连相对应。

图 电子封装分类层级定义

用电子行业和IPC/JEDEC标准定义的封装互连层级的术语来表述，电子微组装是包含芯片级互连、1级封装、2级封装和系统级封装（SiP）的，适用于分立元器件、多芯片组件和模块产品的微组装与封装。对于SiP，ITRS给出的定义：一种能够集成多种不同功能有源电子器件并组装在单个标准封装体内，使其能够为某一系统或子系统提供多个功能的集成式组装及封装形式。为实现产品设计功能，SiP可以包含无源元件、微机电系统（MEMS）、光学元件和其他封装体及部件，换句话说，SiP是一种系统级一体化集成封装结构，它涵盖了图1中的1级、2级和3级封装技术。

从电子微组装的组成结构来看，其构成要素有4方面：基础功能元器件（有源电子器件和无源电子元件）、集成元器件的电路基板（PCB、陶瓷基板等）、元器件与电路基板间的互连组装材料（内引线键合、焊料、黏结料等）、外部封装材料（金属外壳、有机包封料和外引脚）。电子微组装涉及的产品包括：分立电子元器件（Discrete Electronic Component, DEC）、混合集成电路（Hybrid Integrated Circuit, HIC）、多芯片组件（Multi-Chip Module, MCM）、板级组件（Printed Circuit Board Assembly, PCBA）、微波组件（Microwave Assembly, MA）、微系统（Micro-system, MS）、SiP或板级微系统（System on Package, SoP）模块、真空电子器件（Vacuum Electronic Device, VED）等。

电子微组装的作用，就是把基础功能元器件安装在规定尺寸的封装体内，保证其内部的电连接，从而实现产品设计的功能。为此，需要采用各种微组装技术，实现产品内部芯片间互连、芯片与外壳基板的互连、1级封装与2级封装的互连，并同时满足产品散热、机械固定和防潮等方面的要求。

电子微组装技术在三个方向不断创新和进步。

（1）微米级的组装技术，实现更小尺寸、更高密度的封装。如：硅芯片TSV通孔技术、碳纳米管微凸点技术。

（2）圆片级封装（Wafer Level Package, WLP）技术，实现工艺成本的降低和封装效率及可靠性的提高。如：从Fan-in WLP发展到Fan-out WLP，通过eWLP-BGA结构使3D SiP封装在纵向互连。

（3）满足系统功能的3D封装物理布局设计技术，以最合理的封装结构实现产品的系统功能。如：通过基于SiP的信息安全芯片集成设计技术解决信息安全系统中逻辑芯片与存储器难集成的问题，采用内埋置多层布线基板和芯片叠层组装技术满足射频收发及D/A转换等系统功能设计要求，采用单晶硅基板和硅埋置型多层BCB/Au布线的SiP封装工艺技术满足k波段雷达功分器的设计要求，利用多层厚膜布线基板技术设计以满足毫米波SoP电路系统功能，以及利用先进的埋置型晶圆级BGA技术和PoP技术（eWLB-PoP）解决手机高密度封装问题并满足相应的功能要求。实际上，系统级封装（SiP、SoP）的设计，需要综合考虑产品的功能、尺寸、重量、成本和可靠性要求，是需要将产品功能与传统PCB技术、先进SoC及SiP/SoP互连技术协同设计的封装技术。