一、功能

将时间和幅值都连续的模拟量转换为时间和幅值都离散的数字量。

二、一般工作过程

A/D转换一般要经过取样、保持、量化、编码这几个过程。

1.取样电路：将输入模拟量转化为在时间上离散的模拟量。取样过程示意图如下图1：

图1 取样过程

a取样电路示意图 b各信号波形图

由图可知，取样信号S(t)控制取样过程，S(t)高电平期间，开关导通，输出信号等于输入信a号;低电平期间，开关闭合，输出信号等于0。

并且由图我们可知，取样信号S(t)频率越高，所取信号经过低通滤波器后越能真实地复现输入信号。合理的取样频率由取样定理确定。

取样定理：取样信号的频率≥2×输入模拟信号的最高频率分量的频率(一般取3~5倍)

由于将取样信号转化为数字信号需要一定的时间，为了得到一个稳定性，需要增加保持电路保持取样电路的输出。一般取样和保持同时完成。

取样-保持电路原理图如下：

图2 采样保持电路

a 原理图 b波形图

其中Av₁＊Av₂=1且A₁具有较高的输入阻抗，以减小对输入信号源的影响。A₂选用有较高输入阻抗和低输出阻抗的运放，不仅Cʜ所存电荷不易泄露，而且电路还具有较高带负载能力。

t₀~t₁时段。开关S闭合，电路处于取样阶段，电容器Cʜ充电，由于

Av₁＊Av₂=1，因此vₒ=vɪ;

t₁~t₂时段为保持阶段，此期间S断开，若A₂输入阻抗足够大，且S为较为理想的开关，可认为Cʜ几乎没有放电回路，输出电压保持不变。

拓展：采样保持电路

采样保持电路

由图3可知，采样保持电路由左边部分(电压跟随器)、右边部分(电压跟随器)、中间部分(模拟开关)、以及电容C1组成。

插入：电压跟随器原理

图4 电压跟随器原理图

由于虚短虚断可知，运放两端电流iₙ=iₚ=0，电压vₒ=vₙ=vₚ=vᵢ，因此其闭环电压增益Aᵥ=vₒ/vᵢ≈1。

因此，采样保持电路的原理是U1将输入信号采样到模拟开关并且对C1进行充电，然后在C1的上极板就可以把刚才采样到的信号保持住，再通过U2跟随器输出到信号检测端。

拓展:模拟开关，可以使用dg418

DG418

一种CMOS结构的模拟开关。接正负15V。导通电阻rds=20Ω

特点：输入信号可以是正负15V(指的是图3U1的输入电压)

当控制信号，即图3模拟开关的5脚输入高电平，即开关闭合，电容C1存储输入信号;否则，开关打开,电容C1保持输入信号。

其电流随时间变化的波形图如下图5:

图5 模拟开关波形图

由图可知，①处保持并不是一条直线，而是不断下降。这是因为开关就算断开也会有漏电流。

由电容电流公式Iᴄ₁=C1dU/dt可知，假设C恒定，漏电流越大，电压下降速率就越快，斜率就越大，因此为了减小斜率，我们应该让电容大小更大。

那么电容的上限是多少呢？

由于模拟开关的Ros=20欧姆，所以其阻值与电容构成一个低通滤波器，如下图6所示，限制了电压的转换速率。因此对于频率较高的信号，并无法很好的跟随和保持。

f=1/(2πRosC1)

由于公式可知，当低通的电阻Ros为定制，为了提高它的高频转换速率，电容C1应该取小。

总而言之，从减小斜率的角度来看，电容越大越好，

从增加高频的转换速率的角度来看，电容越大越好。

当我们处于第三种情况，即频率不是很高，假设此时U1转换后的电流较小，同时又希望得到一个更高的转换速率，那么C1就要调小一点。

因此在不考虑第2种情况之下，我们选择在1和3的情况下折中考虑。在考虑到高频信号的情况下，我们综合考虑1，2，3的情况。

因此，影响信号保持效果的两个因素，一是模拟开关的导通电阻，一是运放U1的最大输出电流。综合考虑以上两因素选择电容，即可得到一个较好的结果。