前言:
今天同学们对“vscode verilog格式化”都比较着重,兄弟们都想要了解一些“vscode verilog格式化”的相关内容。那么小编也在网络上网罗了一些对于“vscode verilog格式化””的相关知识,希望我们能喜欢,小伙伴们一起来学习一下吧!我本人是一名大三学生,由于使用python的需要接触到了《用Python设计芯片》这本书,我并不知道此书是否是数字ic对python的正统学习渠道,若大家有需要建议多搜索以找到适合自己的。谨以此系列记录我的学习日记。
首先我介绍一下使用python这个工具对于verilog设计领域的应用优势
语法简单且规范
python语法简单,剔除了一些缀子(譬如:$,set)和尽量减少括号(譬如if等循环语句,用缩进和空行组合来替代传统的括号/end/then之类的写法)。所以说python可能是最省键盘的高级语言之一。
丰富的数据类型
数据类型是一个语言的基础面。python的数据类型非常灵活和多变。数据的引用和回收机制可以让计算机的管理和用户的使用双双提高效率。字符串(string),元组(tuple),集合(set),列表/数组(list),字典(dictionary)等等。乍看起来,都是相貌平平,但是加上任意的数据嵌套,会让应用场景变得几位灵活和方便。
面向过程(ProcedureOriented)编程和面向对象(Object Oriented)编程
基于自然界的一个较简单的思维,任何事件都是时间的积累,譬如:文章的从头开始阅读,时间越长,阅读的行数越多。基于此传统的程序方法是使用面向过程(时间线)来进行程序开发。这里边有很多好处,结构比较好理解,程序顺序易梳理,可读性强。
对于IC人python的用武之地
对于复杂格式的文本进行高效处理
EDA工具的高层控制:调度,状态归集等:在验证和后端等多任务模式下可以发挥作用。
IC设计加速和辅助:python多样话的接口和业务场景支持,可以实现一些IC设计业务的自动化实现:
网表编辑:GUI视图的顶层连接,后端functionECO
代码生成:基于excel输入进行代码的格式化输出
IP性能比对:
对std-cell进行PPA性能分析,对于不同memory选型的PPA结果收集和分析
格式化和图表化的性能分析
数据类型丰富,利于编程实现,运行效率高,脚本易于维护
支持跨平台(Windows,unix,MacOS)使用,程序迁移容易
今日的学习成果
由于准备不太足以及我的水平比较低,本展示部分就仅仅提供展示哈~~~
另外补充一个我认为比较好的学习模板
最后我认为,一位合格的EE专业学生,无论是从事IC或者其他行业,都应该具有一个良好的学习规划和模式,同时具备相应的专业素养,如各种脚本工具来节省时间~~·~~,我水平有限,今天的分享就到这里了,谢谢大家~
标签: #vscode verilog格式化