关键字：SerDes、串行器、解串器

1.概述

SerDes是英文Serializer（串行器）/Deserializer（解串器）的简称。它是一种主流的高速的时分多路复用（TDM）、点对点的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体（光缆或铜线），最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。目前，商用基于SerDes架构的通信协议最高可实现单通道112Gbps的速率，在未来高带宽、低成本的应用领域会越来越广泛。

2.高速串行技术 SerDes 的关键技术

几项关键的SerDes技术促进了串行通信效率的大幅度提高。

(1)差分通信（differential signaling）

（图片场景：个人图书馆）

与传统的单端通信不同，差分信号由一对相反信号组成，接收端以两者的差值来判断信号，这样差分信号在传输过程中，即使受到干扰，也是同一方向上的，两者的差值并没有变化，保持了传输信号的完整性。现在最新的接口技术如以太网、LVDS、MIPI、HDMI等都是采用了差分通信技术。

(2)时钟恢复CDR（Clock Data Recovery）

（图片场景：个人图书馆）

简单来讲，CDR技术就是把时钟信号和数据信号打包在一个信号里发送，在接收端再解包，所以没有了clock线了，也就没有clock skew了，也不存在时钟与数据的skew了。这个于早期的源同步时钟和系统同步时钟相比是一个巨大的进步，CDR技术也称为自同步技术。

(3)均衡技术（Channel Equalization，EQ）

现实的信号传输通道（芯片封装，PCB走线和线缆）存在趋肤效应和介质不均匀，造成寄生电容和阻抗，导致数据传输在高频时有严重的衰减。为了应对高频信号的衰减，Serdes技术在接收端和发送端都有通道均衡，原理是根据信号眼图的衰减频率，在特定频率提高信号的强度，抵消衰减幅度。

(4)PCS（Physical code sublayer）物理编码子层技术

编码技术将原始数据插入辅助编码，提供时钟修正、块同步、通道绑定等功能。8b/10b编码是最常用的一种，由IBM开发已被广泛采用。8b/10b编码机制是Infiniband无限带宽技术，千兆位以太网，Fiber Channel以及XAUI 10G以太网采用的编码机制。它是一种数值查找类型的编码机制，可将8位的字符转化为10位符号。这些符号可以保证有足够的跳变用于时钟恢复。

3.高速串行技术 SerDes 的结构

（图片来源：CSDN）

接收线接口：模拟接收电路，包括差分接收器，并且可以包括有源或无源均衡；

发送线接口：模拟发射电路，通常允许不同的驱动强度，它还可以允许预加重发射；

串行器（Serializer）：获取n为并行数据，其速率为y，然后将它转化为串行数据流，速率为y的n倍；

解串器（Deserializer）：以y的n倍速率获取串行数据流，并将其转换为速率为y、宽度为n的并行数据；

时钟管理器（Clock Manager）：管理各种时钟需求，包括时钟倍频、时钟分频和时钟恢复；

发送FIFO（TX FIFO）：允许在发送之前存储传入的用户数据；

接收Buffer（RX Buffer）：允许在删除之前存储接收到的数据（缓冲数据）；在需要时钟矫正的系统中至关重要；

Line Encoder：将数据编码成更友好的数据格式，这通常涉及消除长序列的不变位；

Line Decoder：从线路编码数据解码为纯数据；

l时钟校正和通道绑定：允许校正发送时钟和接收时钟之间的差异，还允许在多个通道之间进行偏斜校正。

参考资料：

1.个人图书馆：

2.CSDN：

3.资讯AD知识分享：