前言:
现时兄弟们对“fpga书推荐”大致比较关怀,大家都想要分析一些“fpga书推荐”的相关内容。那么小编在网上收集了一些对于“fpga书推荐””的相关内容,希望小伙伴们能喜欢,小伙伴们快快来了解一下吧!立题简介:
内容:介绍3款CPLD/FPGA芯片;
来源:实际得出;
作用:介绍3款CPLD/FPGA芯片;
仿真环境:Quartus II 11.0;
日期:2019-04-21;
=====================分割线========================
立题详解:
本次介绍“3款CPLD/FPGA芯片”,主要介绍“性价比及共性”2方面,如下:
3款分别为“EPM240T100C5N”、“EPM1270T144C5N”、“EP4CE6E22C8N”;详细解如下:
i)、“EPM240T100C5N”:属于“CPLD芯片”,系列为“MAX II”,“TQFP100封装”,价格约“4.68RMB/PCS”,“LEs数目”约为“240”;
ii)、“EPM1270T144C5N”:属于“CPLD芯片”,系列为“MAX II”,“QFN144封装”,价格约“23.00RMB/PCS”,“LEs数目”约为“1270”;
iii)、“EP4CE6E22C8N”:属于“FPGA芯片”,系列为“Cyclone IV”,“QFP144封装”,价格约“15.00RMB/PCS”,“LEs数目”约为“6272”;
1、自身特性
对本次的“3款CPLD/FPGA芯片”而言,介绍如下:
i)、“EPM240T100C5N”和“EP4CE6E22C8N”:均为实际使用过的芯片,涉及到“原理图设计”、“PCB设计”及“代码编写”,其具有较高的性价比,个人比较偏向使用;
ii)、“EPM1270T144C5N”:也为实际使用过的芯片,涉及到“原理图设计”、“PCB设计”,但“代码编写”并未涉及,相对FPGA而言,使用此芯片的原因有2点:“无需外接代码暂存芯片”、“LEs数目”能满足需求;
首先,“EPM240T100C5N”图片为:
其次,“EPM1270T144C5N”图片为:
最后,“EP4CE6E22C8N”图片为:
对以上3款芯片,在普通应用是足够满足需求,但其也有固定的缺陷,就个人而言,其芯片封装太大是一大问题,虽然其也有类似BGA封装的芯片,但在布线时,其对布线能力又有了新的要求;
2、CPLD/FPGA芯片共性
对“CPLD/FPGA”,其有共同点,简介如下:
首先,对开发平台,其使用“Quartus II”+“Verilog语言”进行开发;其对不同的芯片,只需在“工程设置”中,修改“不同的芯片”即可实现代码对“不同芯片的移植”;如下所示:
步骤1:
步骤2:
其次,对执行机制,其本质为“硬件电路搭建+并行架构”,即:“通过Verilog代码编写的代码”,最后经过“综合仿真”得到的是“硬件电路模块”;但对“单片机”尔言,其为调用“内部模块”实现功能,此部分需特别注意;
3、CPLD/FPGA现况
对“CPLD/FPGA”现况,其有共性,但对“FPGA”而言,注意3点:
i)、首先,以上3款芯片属于“较古老芯片”,其现在大部分用于“开发板”与“入门学习”使用,尤其是“EPM240T100C5N”和“EP4CE6E22C8N”;现在的“Cyclone系列”至少已经出到“Cyclone-10”、“MAX-10”,同时大概从“Cyclone V”开始,已经集成有“SoC”,功能大幅提高;
现今,“Intel-ALTERA”家族至少有5个系列:“Agilex-FPGA”、“Stratix-FPGA”、“Arria-FPGA”、“Cyclone-FPGA”、“MAX”;如下图所示:
ii)、其次,对“FPGA”而言,本为2大阵营“ALTERA”和“XILINX”,但大约在2015年6月时,“Intel”收购了“ALTERA”,因此现在的“ALTERA官网”会直接跳转至“intel”;
iii)、再次,对“FPGA”而言,本为2大阵营“ALTERA”和“XILINX”,个人在实际工作中,很多同事偏向使用“XILINX”,具体原因未细究,但目前的“XILINX”见得比较多,尤其是在“LEs”和“功能复杂”的情况下;应该和“intel”整合“Altera”有关,比较完全整合两种架构,并非一朝一夕;
iv)、最后,对“设计”而言,核心还是“最合适的设计,才是最完美的设计”,怎样使用最简单的电路、最简单的外围、最合适的硬件架构/软件架构满足设计需求,才是设计的关键;
总结:设计中,最常见的2类问题就是“过设计”和“欠设计”,这是无法规避的问题,甚至可以说“任何设计,都存在过设计或欠设计”,初版的“Demo V1.0”必定是“过设计”,之后“迭代版”的“Demo V1.x”、“Release V1.x”都会存在“过设计”;切记在项目需求书确定后,千万不要出现“欠设计”,否则对后期的“维护与升级”,将造成致命影响;
之所以出现“过设计”的概率高于“欠设计”,是因为“过设计”经过“裁剪”,可实现“update/cost-down”,但“欠设计”是需要“增加环节”,其改动甚至会“破坏现有架构”,所以大部分情况下,宁可做“过设计”,也不做“欠设计”;
标签: #fpga书推荐